Yosys est devenu le pivot opensource du développement des circuits intégrés FPGA et ASIC.
Le 27 septembre 2021 a été publiée la nouvelle version 0.10 de Yosys sur l’hébergeur de gestionnaire de versions GitHub.
Cette sortie tardive (la 0.9 date de 2019) est l’occasion de parler de ce logiciel libre de synthèse Verilog, pivot de la libération des FPGA (et des ASIC). Plutôt que de simplement présenter les changements nous allons présenter le logiciel et le principe de la synthèse «RTL».
GHDL est un logiciel écrit en Ada permettant de faire l'analyse, la compilation, la simulation ainsi que la synthèse du VHDL. Le VHDL, quant à lui, est un langage de description matériel très utilisé dans le développement sur FPGA ou ASIC. À l'origine, GHDL est un « side-project » de Tristan Gingold lui permettant de se faire la main avec Ada.
GHDL est devenu l'outil indispensable pour faire de la simulation VHDL aujourd'hui. Après presque 20 ans de développement, voici que sort en version 1.0.0 le logiciel de simulation VHDL nommé GHDL. En prime, GHDL s'offre un nouveau logo:
Voici une excellente nouvelle pour la conception des composants électroniques numériques : la version 1.1 de Cocotb est sortie, la nouvelle vient de tomber sur la liste de diffusion de Cocotb.
C’est une grande nouvelle pour cette bibliothèque Python de co‐simulation HDL, sous licence BSD modifiée. En effet, malgré le travail de cinquante contributeurs, elle était bloquée dans sa version 1.0 depuis plus de quatre ans maintenant. La nouvelle organisation qui vient d’être mise en place devrait garantir la pérennité de Cocotb.
Jonathan Bachrach vient de l’annoncer sur la liste de diffusion chisel-user : le premier instantané de Chisel 3 est officiellement sorti.
Chisel est un langage de description matériel (HDL) basé sur le langage Scala. Le langage n’étant pas reconnu par les principaux logiciels de synthèse, il génère du langage Verilog synthétisable à la « compilation ».
Après 12 ans de silence, le projet Freedom CPU vient de redémarrer. Il a commencé par se doter d'un nouveau site tout propre, avec wiki, blog et (Ôh!) un git, mais surtout le projet repart de zéro en gardant juste le meilleur du travail réalisé autour de l'An 2000. En effet, le FC0 est une architecture RISC qui n'a pas beaucoup vieilli, alors que l'environnement, l'industrie et les applications ont radicalement changé.
Le VHDL est un langage de simulation numérique. C'est initialement une commande de l'armée américaine pour standardiser les spécifications de circuits numériques. Le VHDL a été standardisé à coup de pelle à neige par l'IEEE en se basant sur le langage ADA.
Du langage de simulation, le VHDL est passé au langage de description hardware avec l'arrivée des FPGA/ASIC. Les constructeurs de FPGA fournissant des outils de conversion VHDL->netlist pour leurs propres composants. Chacun y allant de son interprétation du (…)
Duke Nukem Forever est finalement sorti. Maintenant, il ne manque plus que le Hurd, car le fils de la vengeance du F-CPU arrive !
Mais si, le F-CPU, souvenez‐vous, de 1999 à 2002, on ne parlait que de ça ici ! Si vous aviez raté cet épisode marquant de l’histoire du matériel libre, jetez un œil aux liens ci‐dessous.
Depuis, ce projet très ambitieux stagne pour de nombreuses raisons, dont l’absence d’un framework totalement libre pour la conception de microprocesseurs. Les efforts se sont donc reportés sur la mise au point d’outils et de méthodes fondamentales et indispensables, comme des extensions au simulateur GHDL (cocorico, encore un Français !) et surtout, la démocratisation de… JavaScript, qui a permis de mettre des fenêtres partout !
