Lors de leur keynote à l'Open Source Summit 2024, Linus Torvalds et Dirk Hohndel ont échangé sur l’avenir des architectures matérielles libres, en particulier RISC-V. Linus, avec son franc-parler habituel, a partagé ses craintes et ses espoirs concernant l’évolution de RISC-V et le rôle crucial que peuvent jouer les communautés open source pour éviter les erreurs passées, notamment dans le développement des plateformes comme ARM et x86.

Linus estime qu’il existe un risque majeur que RISC-V répète les erreurs commises par les architectures précédentes, comme lorsqu’ARM est devenu une plateforme serveur et a ignoré en partie les leçons apprises lors du développement de l’architecture x86, notamment en matière de sécurité. Cependant, il reconnaît également que grâce à l’expérience accumulée, ces erreurs ont été corrigées plus rapidement. La question cruciale est à présent de savoir si RISC-V saura tirer parti de cette expérience collective pour éviter ces écueils ou s’il devra traverser les mêmes cycles d’apprentissage douloureux.

S.M.A.R.T. (Self-Monitoring, Analysis and Reporting Technology) est un système de surveillance intégré aux disques durs modernes et aux disques SSD. Il évalue en continu le bien-être du périphérique tout en anticipant les éventuels dysfonctionnements. Il utilise une réserve de secteurs de rechange pour réparer quand il détecte un secteur en anomalie.
Le programme Linux badblocks teste les blocs d’un média par écriture+relecture+comparaison. À l’origine il servait à mettre les blocs mauvais en liste noire dans le file-system.

Est-il utile de nos jours de vérifier ses médias ?
Comment se situe S.M.A.R.T. par rapport à l’outil badblocks ?
Comment vérifier un média en tenant compte de sa surveillance par S.M.A.R.T. ?

C'est ce que nous allons voir dans la suite de la dépêche.

Degate est un logiciel libre pour faire de l'ingénierie inverse sur les processeurs.

Pour le présenter, Dorian Bachelot, mainteneur du projet, a accepté de répondre à nos questions.

Kannagi, récemment interrogé sur son SDK pour Neo Geo, travaille sur un nouveau concept de processeur : l’AltairX a pour but de concilier au maximum coût, facilité de conception et performance.

C’est un processeur VLIW, ce qui veut dire que c’est le compilateur qui a en charge une bonne partie de l’optimisation, ce qui permet une conception plus facile avec moins de transistors qu’un processeur classique.

Puisque le sujet des processeurs a été récemment abordé avec une belle critique du Risc-V, voici deux outils pour s'amuser avec l'assembleur du processeur Risc-V sans s'inscrire sur une liste d'attente pour s'en procurer un.

rv, un émulateur Risc-V en C89

rv est le petit défi personnel de l'auteur qui voulait éprouver son C89. En 600 lignes de code il vous propose un émulateur un peu rustique mais fonctionnel. Si vous ne comprenez pas pourquoi c'est du C89, le Readme est éclairant, et si vous critiquez tous les défauts du C89 le Readme est d'accord avec vous.

RISC-V dissassembler, un désassembleur pour compléter rv

Indispensable pour compléter l'émulateur, voici le désassembleur de poche. Rustique et minimaliste comme il se doit. L'auteur vient de proposer ses services à l'auteur de rv sur Hacker News : les deux projets pourraient s'unir. Affaire à suivre.

Depuis plusieurs années déjà, diverses cartes permettent de tester l’architecture RISC-V. J’ai longuement hésité à sauter le pas jusqu’à l’arrivée de la Visionfive2 et de la Star64, toute deux conçues à partir du même SOC. Après quelques expérimentations, voici mes premières impressions…

Le logiciel libre a commencé avec le légendaire refus d’accès au code source d’un pilote d’imprimante : Richard Stallman voulait améliorer un pilote d’impression, mais Robert Sproull avait signé un contrat de non divulgation avec Xerox.

• Quarante années après, où en sommes-nous ?
• Quelle imprimante acheter pour un libriste ?

Cette dépêche est la suite de la comparaison des différents modèles d’imprimantes. 😃

Cette dépêche, écrite en janvier 2022 et reniée depuis par son auteur initial, a failli passer à la trappe. Ce n'était pas l'avis de quelques habitués de l'espace de rédaction qui ont trouvé dans ce texte réflexions et inspiration pour d'autres aventures à venir immanquablement entre logiciels libres et certains matériels.
Vous avez sans doute vécu de pareilles péripéties, c'est l'occasion de nous en faire part.

La carte son GoXLR, très prisée par les streamers est en passe de fonctionner sous Linux, mais tout cela ne tient qu'a un fil, ou plutôt, à un dev. Voici l'histoire…

Aujourd’hui, la fabrication additive de matériaux métalliques est le plus souvent réalisée à l’aide d’outils coûteux et complexes qui laissent à l’utilisateur un contrôle limité et aucune possibilité de modification. Afin de rendre l’impression de pièces métalliques plus accessible aux petites structures mais aussi plus adaptée à la recherche académique, l’utilisation d’un mélange de polymère thermoplastique et de poudre métallique est une bonne solution car de nombreuses matières premières granulaires existent déjà pour les applications de moulage par injection métallique. Pour réaliser le processus de mise en forme, la technologie d’impression 3D Fused Granular Fabrication est mise en place en détournant l’utilisation d’une charge d’alimentation sous forme de granulés qui sont directement insérés dans la tête d’impression.

Cette solution, moins coûteuse, est ici mise en œuvre en modifiant une imprimante de milieu de gamme, la Tool Changer de E3D, et en réalisant les adaptations matérielles et logicielles pour y monter une extrudeuse de granulés compacts, également disponible sur le marché. La partie polymère présente dans la partie verte peut alors être retirée afin d’effectuer les traitements thermiques qui vont densifier la poudre par frittage et donner un objet dense entièrement métallique.

Rappel du projet

Bonjour tout le monde, je suis Valentin Pohu, Président de Cairn Devices une entreprise qui conçoit un ordinateur portable modulaire et Open Hardware en France !
Rappel de notre dernière dépêche : https://linuxfr.org/news/open-computer-v0-1-preuve-de-concept-d-un-ordinateur-portable-modulaire-sous-gnu-linux
Nous n’avions pas donné de nouvelles sur LinuxFr depuis fin 2019… Il fallait donc y remédier !

CLEAR est un microcontrôleur RISC-V (VexRISCV) muni d’un eFPGA gravé en 130 nm et produit avec le programme chipignite de la société de production d'ASIC Efabless. La totalité du « dossier de fabrication » du composant est publiée (licences MIT, Apache 2.0 et d'autres moins non libres).

Ces dernières années, en même temps que les cartes graphiques AMD restaient compétitives, les pilotes pour ces cartes sont devenus les meilleurs pilotes graphiques sous Linux sur quasiment tous les aspects (fiabilité, performance, stabilité, intégration…), sauf pour un usage pour lesquels les pilotes Linux sont un naufrage : le calcul sur carte graphique avec OpenCL.

openFPGALoader est un utilitaire en ligne de commande, écrit en C++ et sous licence Apache 2.0. Il permet de configurer des FPGA de toutes marques. L’objectif du projet est de pouvoir prendre en charge tous les FPGA du marché ainsi que tous les adaptateurs et sondes de configuration.

Yosys est devenu le pivot opensource du développement des circuits intégrés FPGA et ASIC.

Le 27 septembre 2021 a été publiée la nouvelle version 0.10 de Yosys sur l’hébergeur de gestionnaire de versions GitHub.
Cette sortie tardive (la 0.9 date de 2019) est l’occasion de parler de ce logiciel libre de synthèse Verilog, pivot de la libération des FPGA (et des ASIC). Plutôt que de simplement présenter les changements nous allons présenter le logiciel et le principe de la synthèse «RTL».

GHDL est un logiciel écrit en Ada permettant de faire l'analyse, la compilation, la simulation ainsi que la synthèse du VHDL. Le VHDL, quant à lui, est un langage de description matériel très utilisé dans le développement sur FPGA ou ASIC. À l'origine, GHDL est un « side-project » de Tristan Gingold lui permettant de se faire la main avec Ada.

GHDL est devenu l'outil indispensable pour faire de la simulation VHDL aujourd'hui. Après presque 20 ans de développement, voici que sort en version 1.0.0 le logiciel de simulation VHDL nommé GHDL. En prime, GHDL s'offre un nouveau logo:

Puisqu’elle n’existe pas encore, voici une version de TapTempo pour Arduino Uno, utilisant Arduino IDE sous Linux.

Arduino est une marque italienne proposant des cartes de développement open-source basées sur des micro-contrôleurs AVR, ARM et Cortex-A3.

L’Arduino Uno est la carte la plus connue et la plus accessible : compter environ deux euros en Chine pour des copies d’Arduino, et moins de dix euros en France. Elle est équipée d’un micro-contrôleur Atmel ATmega328P, dont les caractéristiques techniques sont : architecture Atmel AVR, 16MHz, 8bit, 32ko Flash, 1ko EEPROM, 2ko de SRAM. On est donc loin des PC avec CPU en GHz et RAM en Go.

Ayant préparé tout le matériel pour faire du TapTempo en Verilog, il était trop tentant de réaliser la même chose en VHDL. L’occasion de se plonger dans ce langage de description matériel concurrent du Verilog.
L’occasion également de parler des avancées de GHDL, un simulateur libre du VHDL, et désormais également capable de faire la synthèse en conjonction avec Yosys.

Pour comprendre TapTempo dans la culture moulesque de LinuxFr.org, il est conseillé d’aller faire un petit tour sur la page wiki homonyme.

Fabriquer du matériel Open Source, c’est le pari pour lequel je me suis lancé il y a bientôt trois ans. Trois ans de doutes, d’expérimentations, de convictions, de joies et de déceptions… Mais aussi trois ans de totale liberté, à créer, inventer, chercher et finalement trouver des solutions.

Vous vous souvenez peut‑être du projet Diskio Pi, la tablette 13,3″ compatible Raspberry Pi et Odroid ? Le centième exemplaire vient d’être expédié, et cela me rend très fier du travail accompli. Il reste cependant beaucoup de choses à faire pour que ce matériel soit accepté par le (grand ?) public.

Voilà l’histoire, et surtout la suite de cette aventure. Car, oui, il y a une suite, ce qui n’était pas gagné d’avance !

Le projet TapTempo semble faiblir depuis quelques mois maintenant. En panne de langage informatique pour en faire une dépêche ?

N. D. M. — TapTempo est un détecteur de tempo où l’utilisateur frappe une touche en cadence régulière et le programme en déduit le tempo correspondant. Il a été décliné en de multiples langages de programmation.

Laissez‑moi vous présenter un langage assez particulier puisqu’il ne sert pas à faire de la programmation. Ce langage permet de décrire le comportement numérique d’un composant électronique (on parle alors de langage de description de matériel — HDL) : le Verilog.

C’est aussi un langage utilisé pour faire de la synthèse numérique sur les circuits logiques programmables (FPGA). Dans cet exemple, nous utiliserons la carte de développement à bas coût ColorLight 5A‑75B.

Rivalcfg est un petit utilitaire en ligne de commande ainsi qu’une bibliothèque Python permettant de configurer les souris gaming de la marque SteelSeries sous GNU/Linux, mais aussi sous Windows, macOS, etc.

La version 4.0 venant tout juste de sortir, c’est l’occasion d’en parler un peu et de faire le point sur le projet.

C’est dans la soirée du 8 juillet que l’annonce est tombée : la version 1.4.0 de CocoTB est sortie. Cette nouvelle version est une belle évolution de Cocotb avec une bonne intégration dans le système de paquets de Python ainsi que l’abandon de la prise en charge de Python 2. On peut aujourd’hui dire que CocoTB est une alternative sérieuse pour écrire ses bancs de test HDL.

La libération des FPGA s’accélère à grands pas, il devient presque difficile de suivre toutes les nouvelles sur le sujet. Mais les FPGA ne doivent pas nous faire oublier leurs grands frères que sont les ASIC.
Un FPGA est un composant ayant un silicium déjà « gravé » mais où il est possible de reconfigurer les connexions entre les éléments logiques à volonté. Dans le cas d’un ASIC, on va cette fois graver directement les transistors sur un silicium vierge et les relier via des couches métaliques une fois pour toutes. Il ne faut surtout pas se planter à l’étape de conception car on ne pourra pas modifier les interconnexions une fois la production lancée.

Pour configurer les différentes connexions des blocs de logiques contenus dans un FPGA il faut lui fournir un fichier de configuration appelé « bitstream ». Quand on parle de libération des FPGA, on pense principalement à la publication de ces spécifications.
Jusqu’à présent, cette « libération » s’est faite, pour une poignée de FPGA (majoritairement Lattice), par ingénierie inverse. Donc jamais à l’initiative du constructeur, ce dernier n’ayant même pas toujours connaissance de projet d’ingénierie inverse à destination de ses produits. Et il faut aller fouiller dans d’obscurs fils Twitter et autre forums de bidouilleurs pour les découvrir.

Mais la libération s’accélère, et une petite société peu connue dans le monde du FPGA vient de lancer un produit basé sur des outils libres pour le développement : l’EOS S3.

FRAISE : un projet open hardware pour simplifier la réalisation d’interfaces de contrôle.
C’est un environnement libre développé au sein de metalu.net, composé de cartes électroniques programmables à faible coût et d’un ensemble logiciel.
Cet outil vise à simplifier la réalisation d’installations robotiques, la construction d’interfaces de contrôle (pour la musique, la lumière, le Vjing…) ou tout autre assemblage de logiciels, de capteurs et d’actionneurs.
FRAISE trouve sa place dans de nombreuses créations d’artistes, dont certaines sont documentées sur le site metalu.net.

Le lecteur assidu de LinuxFr.org sait déjà sans doute ce qu’est un FPGA. Rappelons‑en cependant brièvement la définition.

Les FPGA sont des composants constitués de « champs de portes programmables ». L’idée est de graver un certain nombre d’éléments logiques simples sous forme de matrice et de laisser au développeur le loisir de reconfigurer à l’infini les connexions entre ces portes. Une fois les connexions configurées, on se retrouve avec un composant numérique sur mesure qui ne ressemble à aucun composant disponible chez les fournisseurs classiques. C’est très pratique quand on a besoin d’architectures bâtardes, ou quand justement on développe un composant numérique : ça permet de reconfigurer à l’infini pour déverminer et évaluer les performances.

Pepijn de Vos a effectué un stage pour Symbiotic EDA. Et l’ingénierie inverse du GW1N était son sujet de stage. Il a rendu son rapport avant Noël sur GitHub et a publié le code source du projet Apicula.

Vous voulez en savoir plus, lisez la suite…